(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-143380

(43)公開日 平成10年(1998) 5月29日

(51) Int.Cl.6 G06F 9/46

15/16

識別記号 360

370

FΙ

G06F 9/46

360B

15/16

370N

審査請求 未請求 請求項の数6 OL (全 10 頁)

(21)出願番号

特願平8-295185

(71) 出顧人 000005108

株式会社日立製作所

(22)出願日

平成8年(1996)11月7日

東京都千代田区神田駿河台四丁目 6番地

(71)出願人 000153443

株式会社日立情報制御システム

茨城県日立市大みか町5丁目2番1号

(72)発明者 舟越 和己

茨城県日立市大みか町五丁目2番1号 株

式会社日立情報制御システム内

(72) 発明者 田村 滋

茨城県日立市大みか町五丁目2番1号 株

式会社日立製作所大みか工場内


(74)代理人 弁理士 高崎 芳紘

(54) 【発明の名称】 マルチプロセッサシステム

(57)【要約】

【課題】 逐次型プログラムを高速CPUと低速CPU とに割り付けて、効率的な処理をはかりたい。

【解決手段】 1台の高速CPU1と複数台の低速CP U2、3、4と、共通バス9、共有メモリ10とより成 るマルチプロセッサシステムより成る。高速CPU1と 低速CPU2、3、4とに処理プログラム11のプロセ スP1~Pnを並列動作度の大小及び処理時間の大小に応 じて割り付ける。



1

【特許請求の範囲】

【請求項1】 逐次処理用の高速プロセッサと並列処理 用の複数のプロセッサを持ち、プログラムを構成するプロセスの並列動作度及び処理時間の大小によりプロセス の各プロセッサへの配分を行うことを特徴とするマルチ プロセッサシステム。

【請求項2】 逐次処理用の高速プロセッサと並列処理 用の複数のプロセッサを持ち、プログラムを構成するプロセスの並列動作度及び処理時間をオフラインで求めてメモリに登録しておき、プログラム実行時に上記プロセスの並列動作度及び処理時間の大小により、プロセスの各プロセッサへの配分を行うものとしたことを特徴とするマルチプロセッサシステム。

【請求項3】 請求項1又は2において、プログラムを構成するプロセスの並列動作度及び処理時間は、すべてのプロセスの対について、2つのプロセッサで同時実行して求めた並列処理可能度及び実行頻度とから得るものとしたマルチプロセッサシステム。

【請求項4】 逐次処理用の高速プロセッサと並列処理 (例え 用の複数のプロセッサを持つマルチプロセッサシステム 20 いる。において、逐次型言語で作成されたプログラムについ 【00 で、そのプログラムを構成するプロセスの並列動作度及 が処理時間の大小により、プロセスの各プロセッサへの りプロ配分の割り付けを行うマルチプロセッサシステム。 難なる

【請求項 5】 逐次処理用の高速プロセッサと並列処理 用の複数のプロセッサとを持ち、逐次型言語で作成され たプログラムを実行するマルチプロセッサシステムにお いて、

プログラムを構成するプロセスについて求めた並列動作 度及び処理時間をメモリに格納しておき、上記プログラ ムのプロセス実行待ちキューの中の先頭のプロセスにつ いて、メモリに格納してあるプロセスの並列動作度から 得られる並列度の大小を比較し、小であれば高速プロセ ッサが空くのを待って当該プロセスを高速プロセッサに 割り付け、大であればプロセッサ数の並列度大のプロセ スをキューより取り出しその各プロセッサについての上 記メモリに格納してある処理時間順に並べ、全プロセ ッサが空くのを待って、処理時間が最長のプロセスを高 速プロセッサに割り当て、残りを並列プロセッサに割り 当てるものとしたマルチプロセッサシステム。

【請求項6】 高速プロセッサと、複数の低速プロセッサと、各プロセッサ対応のキャッシュメモリと、キャッシュメモリに接続された共通バスと、この共通バスに接続された共有メモリと、を有すると共に、共通メモリ上でプログラムを構成するプロセスの並列化の度合いを示すテーブルをオフライン的に作成し、このプロセスの並列度の度合い及び処理時間の大小によりプロセスをプロセッサに割り当て対応キャッシュメモリにその旨の連絡及び対応データを送出するものとしたマルチプロセッサ

2

システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子計算機に係わり、特に複数のプロセッサを備え1つの演算処理を並列 に高速処理するマルチプロセッサシステムに関する。

[0002]

【従来の技術】マルチプロセッサシステムは、逐次型言語(例えばFORTRANやC言語)を用いて作成されたプログラムに対し、自動並列化コンパイラ等により並列処理可能な処理を決め、プログラムを実行している。例えば1つのプログラム中に繰り返し処理であるDOループが存在する場合、このDOループを複数のCPUで処理している。例えば、処理プログラム中に

DO I = 1, 40

A(I) = B(I) + C(I)

なる演算がある場合、 I = 1 ~ 1 0 、 I = 1 ~ 2 0 、 I = 2 1 ~ 3 0 、 I = 3 1 ~ 4 0 の演算を各々別の C P U (例えば別の 4 つの C P U) に割り当て、並列処理している。

【0003】また、さらに進んだ方式では、最初から並列処理用言語を使用して複数プロセスの並列性記述によりプログラムを作成し、自動並列化コンパイラで対応困難なプロセス間の並列処理を実現している。並列処理用言語は、例えば、「並列処理技術、1991年、コロナ社発行」の第105頁から第113頁において論じられているように、並列実行可能プロセスの記述等をコンパイラだけに頼らずに積極的にプログラマの知見を利用し効率良い並列処理を実現しようとするアプロセッサシステムでは、複数あるCPUの稼働率を高めるため、逐次処理を行うCPUや並列処理を行うCPUを常にダイナミックに変えている。

【0004】また、別の従来のマルチプロセッサシステムでは、ある1つのプログラムを実行中だけ、逐次処理ならばn個中の任意の1個のCPUに固定し、並列処理ならば並列処理を行うCPUを固定的に割り当て、逐次処理と並列処理が動作するタイミングをフラグによりとる(逐次処理実行中は並列処理は動作せず、並列処理が全て終了するまでは次の逐次処理は動作しないということをフラグにより管理)ことにより、ハード量が少なを表オーバーヘッドの小さいマルチプロセッサシステムを実現している。ここで、マルチプロセッサは、同じ性能のn個のプロセッサからなっている。この従来例としては、特開平2-144657号がある。

[0005]

【発明が解決しようとする課題】まず第1に並列可能な 処理の決定について、上記従来技術の自動並列化コンパ イラは、DOループの並列処理化には有効であるが、プ ロセス間の並列処理化に対しては適していない。これに対しては、並列処理用言語によるプログラミングがあるが、この方法では従来の逐次型言語のプログラムをそのままでは使用できない。次に、プロセスをCPUへ配分する方式については、上記従来技術のように、逐次処理を行うCPUや並列処理を行うCPUを常にダイナミックに変えるように構成すると、CPUの稼働率は高くなるが、ダイナミックに変動させるためのハード量が増大してしまい、また各CPUの同期用のハード量も増大してしまうという問題が生じる。さらに、オーバーヘッド 10 が大きくなるという不都合も生じる。

【0006】また、プログラムを実行する間だけそれを 行うCPUを固定する方法は、オーバーヘッドは少ない が、実行するCPUの選択は空いているCPUが選ばれ るのみなので、以下の理由により当該プログラムを実行 するのに適切なCPU資源が選ばれるとは限らない。プ ログラムで対象とする通常の業務処理は、逐次処理と並 列処理が混在している場合が一般的である。例えば、電 力系統の長期計画業務(例:年間計画)では、期間内の 潮流図を日付を変えて繰り返し作成する処理(並列可能) な処理)と、この結果に対して系統解析を行う処理(逐 次処理) とに分けられる。この場合、逐次処理は1台の CPUで実行されるので出来るだけ高速なCPUがよ い。一方において、並列処理は、複数CPUで実行され るので高速でなくても台数効果が出せる。従って、従来 の同じ性能のマルチプロセッサ構成よりもCPUの性能 を逐次用の高速プロセッサと並列用の複数のプロセッサ にしたマルチプロセッサ構成の方が有効である。

【0007】本発明の目的は、従来の逐次型言語のプログラムをそのまま使用してプロセス間の並列処理を容易に実現するマルチプロセッサシステムを提供するものである。さらに本発明の目的は、逐次処理と並列処理が混在するプログラムを逐次用の高速プロセッサと並列用の複数のプロセッサという2種類のハード資源に有効に配分可能にして、トータルとして効率的なプロセッサ管理や効率的なプログラム処理の実現をはかるマルチプロセッサシステムを提供することにある。

[0008]

【課題を解決するための手段】本発明は、逐次処理用の 高速プロセッサと並列処理用の複数のプロセッサを持 ち、プログラムを構成するプロセスの並列動作度及び処 理時間の大小によりプロセスの各プロセッサへの配分を 行うことを特徴とするマルチプロセッサシステムを開示 する。

【0009】更に本発明は、逐次処理用の高速プロセッサと並列処理用の複数のプロセッサを持ち、プログラムを構成するプロセスの並列動作度及び処理時間をオフラインで求めてメモリに登録しておき、プログラム実行時に上記プロセスの並列動作度及び処理時間の大小により、プロセスの各プロセッサへの配分を行うものとした

4

ことを特徴とするマルチプロセッサシステムを開示する。

【0010】さらに本発明は、プログラムを構成するプロセスの並列動作度及び処理時間は、すべてのプロセスの対について、2つのプロセッサで同時実行して求めた並列処理可能度及び実行頻度とから得るものとしたマルチプロセッサシステムを開示する。

【0011】更に本発明は、逐次処理用の高速プロセッサと並列処理用の複数のプロセッサを持つマルチプロセッサシステムにおいて、逐次型言語で作成されたプログラムについて、そのプログラムを構成するプロセスの並列動作度及び処理時間の大小により、プロセスの各プロセッサへの配分の割り付けを行うマルチプロセッサシステムを開示する。

【0012】更に本発明は、逐次処理用の高速プロセッ サと並列処理用の複数のプロセッサとを持ち、逐次型言 語で作成されたプログラムを実行するマルチプロセッサ システムにおいて、プログラムを構成するプロセスにつ いて求めた並列動作度及び処理時間をメモリに格納して 20 おき、上記プログラムのプロセス実行待ちキューの中の 先頭のプロセスについて、メモリに格納してあるプロセ スの並列動作度から得られる並列度の大小を比較し、小 であれば高速プロセッサが空くのを待って当該プロセス を高速プロセッサに割り付け、大であればプロセッサ数 の並列度大のプロセスをキューより取り出しその各プロ セッサについての上記メモリに格納してある処理時間を 参照して実行させるべき並列度大のプロセスを処理時間 順に並べ、全プロセッサが空くのを待って、処理時間が 最長のプロセスを高速プロセッサに割り当て、残りを並 列プロセッサに割り当てるものとしたマルチプロセッサ システムを開示する。

[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。図1は、本発明の実施の形態に関するマルチプロセッサシステムの構成図である。本実施の形態のマルチプロセッサシステムは、逐次処理と並列処理を効率的に実行できるハード構成を目的として逐次処理用の高速プロセッサ(CPU)1と並列処理用の複数のプロセッサ(CPU)2~4から成る。高速CPU1と3つの低速CPU2、3、4は各々、キャッシュメモリ5、6、7、8を介して共通バス9に接続されている。低速CPU2、3、4は同一機構(又は同一構成)より成るものとする。

【0014】このバス9には、共有メモリ10が接続されている。共有メモリ10には、処理プログラム11と並列動作度テーブル作成プログラム12及びプロセス割り付けプログラム13と並列動作度テーブル14が格納されている。また、プロセス実行頻度の情報として、プロセス実行頻度作成プログラム15とプロセス実行頻度テーブル16が格納されている。

【0015】ここで共通メモリ10内のプログラム1 1、12、13、15、及びテーブル14、16につい て簡単に説明する。詳細は追って説明する。処理プログ ラム11…マルチプロセッサシステムの処理対象とする プログラムのことであり、逐次型言語で作成されたプロ グラムを指す。このプログラム11は複数のプロセスA 1~Anから成る。プロセス割り付け判定プログラム13 …プロセスの並列動作度テーブル14(図5の14)を 参照して、上記処理プログラムを構成するプロセスA1 ~Anについて、マルチプロセッサシステムのCPU1 ~4への割り付けを行う。ここで割り付けとは、該当の CPUでプロセスを実行させることであり、プロセスの スケジューリング機能に相当する。並列動作度テーブル 作成プログラム12…プロセスの並列動作度テーブル1 4 (図5の14) を事前に作成するためのプログラムで ある。並列動作度テーブル14…並列動作度テーブル作 成プログラム12によって作られた並列動作度を、プロ セス対応にテーブル化して記憶したものである。プロセ ス実行頻度テーブル16…プロセス対応に、あるカウン ト時間内での実行回数を記録したテーブルである。この テーブル16は、処理プログラム10の実際の実行に先 立って、得たものであり、並列動作度テーブル14の作 成のために使う。具体例としての図3のテーブル16が 該当する。プロセス実行頻度作成プログラム15…プロ セス実行頻度テーブル16を作成するためのプログラム である。このプログラム15は、処理プログラム10の 実際の実行に先立ち動作させる。

【0016】次に、図1のマルチプロセッサシステムの全体動作を説明する。

(1)、並列動作度テーブル14の作成…処理プログラム11の動作に先立って並列動作度テーブル14を作成する。この並列動作度テーブル14は、2段階で作成されるものであり、先ずプロセス実行頻度作成プログラム15によってプロセス実行頻度テーブル16を作成し、次いで並列動作度テーブル作成プログラム12によって、テーブル16を利用して並列動作度テーブル14を作成することになる。

(2)、処理プログラム 1 1 を構成するプロセスのマルチ C P U 1 ~ 4 への割り付け…プロセス割り付け判定プログラム 1 3 が (1) で算出した並列動作度テーブル 1 4 を参照して、マルチ C P U 1 ~ 4 へ、処理プログラム 1 1 を構成するプロセス A 1 ~ A n を割り付ける。割り付け終了後に、割り付けたプロセスを、割り付け先のキャッシュメモリ 5 ~ 8 に対応ずけて送り格納する。

(3)、処理プログラム11の実行…(2)の割り付け結果に従って、マルチCPU1~4の動作により逐次処理、並びに並列処理がなされ、プログラム11の実行をはかる。

【0017】並列動作度作成プログラム12の起動の時期は任意であり、オフライン的な処理で行う。また、図 50

6

1のマルチプロセッサシステムを利用して作成してもよく、図1とは異なる他のマルチプロセッサシステムによって作成しても良い。要は、図1のマルチプロセッサシステムとしての立ち上げ前に行えばよい。図2には、そうした一例を示し、図1のマルチプロセッサシステムを利用して並列動作度を自動作成する時の、並列動作度作成プログラム12の動作時期と動作内容とを示す計算機モード(マルチプロセッサシステムとしての計算機モードの意味)図である。ここで、図2の中でフロー24と25とが、並列動作度作成プログラム12である。

【0018】図2において、計算機が立ち上げ処理21 を完了すると、フロー22に移り、並列動作度テーブル 作成モードに入るか否かが表示画面に表示され、操作者 .はこれをみて、並列動作度テーブル作成モードに入るか 否かの指示を行う。並列動作度テーブル作成モードにす ると、並列動作度テーブル14の作成24を行い、次い でフロー25に移り、作成した並列動作度テーブル14 の内容を磁気ディスク等の外部記憶装置に保存する。こ こで作成した並列動作度テーブル14は、通常モード (フロー26) においてプロセスの並列度判定に用いら れる。フロー22で、並列動作度テーブル作成モードに しなければ、外部記憶装置に保存されているすでに作成 (フロー24、25によって) ずみの並列動作度テーブ ル14を共有メモリ10に展開し、通常モードの処理2 6へ遷移する。通常モードでは、処理プログラム11に よる計算機の本来の業務処理を行う。以上の2つのモー ドの終了は計算機停止処理27により行う。並列度作成 モードから通常モードへの切り替え(又はその逆)は、 一旦、計算機を停止させる(フロー27)が、並列動作 度作成モードはしばしば行うものではないので、この方 式で十分である。

【0019】図3(a)は、プロセス実行頻度作成プログラム15の処理フロー、図3(b)はプロセス実行頻度テーブル16を示す図である。処理プログラム11のシミュレーションによる処理を行って各プロセスAi(i=1~n)についてプロセスが実行される毎にプロセスの実行回数をカウントし(フロー31)、プロセス実行頻度テーブル16は、プロセス実行頻度テーブル16は、プロセス毎の実行回数のカウント数rとカウント期間W(カウント開始時刻ts及びカウント終了時刻teとの差分)から成る。カウント時間Wの期間中にそのプロセスAiが何回実行されたかをカウント数rで示している。

【0020】図4は、図2の並列動作度作成プログラム 12の中の処理フロー24の詳細フローである。並列動作度テーブル作成モードでは、まず、フロー41によって、プロセス $A_1 \sim A_n$ における2つのプロセスのすべての組合せのそれぞれについて、2つの同一機構(又は同一機種。例えば図1のCPU2と3)のプロセッサで同時に実行できる度合いを示す並列処理可能度 λ_{ij} (i =

7

 $1 \sim n$ 、 $j = 1 \sim n$ 、 $i \neq j$) を求める。このようにして任意の2つのプロセス並列処理可能度 λ_{ij} は、2つのプロセスを同時に2つのプロセッサでモニタランさせることにより求める。このようにして求めた並列処理可能度 λ_{ij} に対して図3(b)のプロセスの実行頻度を考慮することにより、各プロセスをプロセッサ $1 \sim 4 \sim \Omega$ 分する際の指標となる並列動作度 λ_{i} を求める(フロー42、43)。図5(a)は並列処理可能度 λ_{ij} 、及び図5(b)は並列動作度 λ_{i} を示す図である。

【0021】次に、図5を用いて並列処理可能度λ ii (図5 (a)) 及び並列動作度 λi (図5 (b)) に ついて説明する。図5において、ユーザプログラム5の プロセスをA1、A2、…、Anとする。プロセスAiを 単独に実行させた時の処理時間をtiとする。またこれ らのAi、Ai (1≤i、j≤n) からなるプロセスの組 合せ52を考え、このプロセスAi、Ajを2つのプロセ ッサで同時に動作させる。この時のAiの処理時間をt ijとする。プロセスAiを単独に実行させた時の処理時 間tiと、他のプロセスAiと同時に実行させた時の処理 時間 tijを比較した場合、その比 ti/ tijは 1 以下の 値であり、この値が1に近いほど並列処理可能度が高い と考えられる。一般に他のプロセスと同時に実行したと きは処理時間が長くなる (ti≤tij) ためである。そ こで、プロセスAiのプロセスAiに対する並列処理可能 度λijを次の式により定義する。

【数1】 λ i j = t i / t i j

こうして求めた並列処理可能度 λ_{ij} が図5(a)の内容である。

【0022】また、プロセス A_j の実行頻度(単位時間内での実行回数) μ_j は、プロセス実行頻度テーブル33の実行回数 r_j とカウント期間($t_s \sim t_e$)より、下記で算出する。

【数2】 $\mu_i = r_i / (t_s \sim t_e)$

次に、プロセス A_i をプロセッサへ配分する際の指標となる並列動作度 λ_i は、他のプロセスが動作している時にプロセス A_i が動作可能な度合いなので、上記、プロセス A_i のプロセス A_j に対する並列処理可能度 λ_i とプロセス A_j の実行頻度 μ_j の関数として、例えば、次のように定義する。

【数3】

$$\lambda_1 = (\Sigma ((1/\mu_1) \cdot \lambda_{11}))/\Sigma (1/\mu_1)$$

こうして求めた並列動作度λiを処理時間 tiと共に示したものが図5 (b) である。ここで、実行頻度μjが逆数 (1回の実行時間となる) として扱われている理由は、プロセスの実行頻度が低いと他のプロセスが実行できる割合が高くなり、逆に、実行頻度が高いと他のプロセスが実行できる割合が低くなるからである。

【0023】図5(b)において、並列動作度 liから 以下の如き意味を持たせる。プロセス Aiが並列度大と 8

は、 λ_i がしきい値 ρ 以上となることを云う。プロセス A_i が並列度小とは、 λ_i がしきい値 ρ 以下となることを 云う。 ρ の値は、プロセスの並列動作度 λ_i とプロセッサの台数mから以下のようにして決める。 $\{\lambda_1,\dots,\lambda_n\}$ を λ_i の降順(小さい値順)に並べたものを λ_i 、 $\geq \dots \geq \lambda_n$ 、とする時、この値が上位(1/m)・100(%)に入る λ 、が高速プロセッサで処理する対象と なるので、上位(1/m)・100(%)に入る λ 、の 最小の値を ρ とする。本実施の形態では、m=4である 10 から ρ は上位 25%に入る λ 、の最小値となる。

【0024】図6は、プロセス割り付け判定プログラム .13の処理フローである。このプロセス割り付けとはプ ログラムの実際の処理を行う過程での動的な割り付けを 指す。プロセスが実行される時、プロセス割り付け判定 プログラム13は、実行するプロセスをキュー (図67 ロー601。いわゆる待行列のこと)より取得する。例 えばキューの先頭にあるプロセスを取得する。この時、 当該プロセスの並列動作度テーブル14の情報(動作度 の大小)を参照して(フロー603)並列度が小であれ 20 ぱ高速プロセッサが空くのを待って、プロセスを高速プ ロセッサに割り付ける(フロー604)。並列度が大で あれば、プロセッサ数分の並列度大のプロセス(本実施 の形態では、4個)をキュー(待行列)より取り出し (フロー605~フロー611)、並列動作度テーブル 14の処理時間を参照して、実行させる並列度大のプロ セスを処理時間順に並べ、全プロセッサが空くのを待っ て、処理時間が最長のプロセスを高速プロセッサへ、残・ りを高速でないプロセッサへ割り付ける (フロー61 2) 。

【0025】図7は、ある処理プログラム11 (メインプログラム)の概略構成図である。この図は、図6に基づき、逐次形と並列形とに割り付けた結果を示す図である。メインプログラム11は、逐次処理プログラムS1と、この逐次処理プログラム終了後に実行される並列処理プログラムP1~P4と、この並列処理プログラム終了後に実行される逐次処理プログラムS2で構成されている。各プログラムS1、P1~P4、S2は、前述のプロセスAi(i=1~6)に相当する。ここでプロセスとは、プログラムの実行単位のことで、プログラムを実行するのに必要な情報(CPUが機械語の命令列として解釈できるテキストとデータ等)から成る。

【0026】各プログラム S_1 、 S_2 、 $P_1 \sim P_4$ の並列処理可能度 λ_{ij} は、プログラム S_1 、 S_2 が逐次プログラム、プログラム $P_1 \sim P_4$ が並列プログラムとした場合、以下のようになる(又は、なるものとする)。尚、 λ_{ij} の代わりに、印字の関係上 λ (S、P)や λ (P、P)、 λ (P、S)、 λ (S、S)で示すことにする。当然にカッコ内の手前の英字がi、後ろの英字がjを示す。

50 λ (S₁, P₁) = λ (S₁, P₂) = λ (S₁, P₃) = λ

 $(S_1, P_4) = \lambda (S_1, S_2) = 0$

 $\lambda (P_1, S_1) = \lambda (P_1, S_2) = 0$

 $\lambda (P_1, P_2) = \lambda (P_1, P_3) = \lambda (P_1, P_4) = 1$

 $\lambda (P_3, S_1) = \lambda (P_2, S_2) = 0$

 $\lambda (P_2, P_1) = \lambda (P_2, P_3) = \lambda (P_2, P_4) = 1$

 $\lambda (P_3, S_1) = \lambda (P_3, S_2) = 0$

 $\lambda (P_3, P_1) = \lambda (P_3, P_2) = \lambda (P_3, P_4) = 1$

 λ (P₄, S₁) = λ (P₄, S₂) = 0

 $\lambda (P_4, P_1) = \lambda (P_4, P_2) = \lambda (P_4, P_3) = 1$ のプロセッサで全て等しいとする。

 μ (S₁) = μ (P₁) = μ (P₂) = μ (P₃) = μ (P 4) = μ (S₂) = μ ₀

このとき、各プログラムの並列動作度は、各々以下のよ うになる。

 $\lambda (S_1) = \lambda (S_2) = 0$

 λ (P₁) $= \lambda$ (P₂) $= \lambda$ (P₃) $= \lambda$ (P₄) = 4この場合のしきい値は、ρ=4となる。従って、このプ ログラム11は、並列動作度作成プログラムにより並列 度小(λi<ρ)の逐次処理プログラムS1、S2と並列 度大 (λ_i≥ρ) の並列処理プログラム P₁~ P₄に分類 される。

【0027】図8は、図1に示した4個のCPU1~4° (CPU1は高速) でメインプログラム11を実行する 時の、各プロセスCPUへの配分を説明する図である。 今、並列処理プログラムP1~P4の処理時間 t1~ t4を 「t 3≦ t 1≦ t 2≦ t 4とする。プロセス割り付け処理は、 プロセスの並列度の大小と処理時間の長短により行うの で高速プロセッサCPU1には、逐次処理プログラムS 1、S2及び処理時間の長い並列処理プログラムP4、ブ ロセッサCPU2~CPU4には、処理時間の短い並列 処理プログラムP1~P3が割り付けられる。これによ り、逐次処理と並列処理が混在するプログラムをそれを 処理するのに適切なプロセッサに配分でき、全体として 処理性を上げることができる。

【0028】具体的な処理例としては、電力系統の計画 支援業務がある。電力系統に送電線停止等の事故が起き たことを想定した場合、その復旧手順 (系統のどのルー トから回復したら良いか等)は複数の手段があり、計算 機ではそれに対応して複数の復旧方針作成プログラム

(例:系統の切り替えによる復旧、発電機の調整による 復旧等)がある。このプログラムは前処理から計算に必 要なデータをもらうと並列に処理できるので、

- ・逐次処理プログラム1(S1)…前処理(事故の特 定、復旧範囲の決定)
- ・並列処理プログラム1 (P1)…復旧方針作成プログ
- ·並列処理プログラム2(P2)…復旧方針作成プログ ラム2
- ·並列処理プログラム3 (P3)…復旧方針作成プログ

10

ラム3

·並列処理プログラム4 (P4)…復旧方針作成プログ

·逐次処理プログラム2 (S2) …後処理(結果の比 較、評価)

となる。4つの復旧方針作成プログラムの中では、処理 の複雑なものが処理時間がかかるので、この処理が高速 プロセッサに割り当てられる。

【0029】図9は、メインプログラム11を従来の構 また、各プログラムの実行頻度 μ は、下記の如くすべて 10 成のCPU(4個の同じ性能のCPU)で従来手法のプ ロセス配分を行った場合を示す。従来手法は、CPUの 性能が同じなので逐次処理S1及びS2がCPU1で動作 している間、他のCPU2~CPU4の空き時間が逐次 用の高速プロセッサを使用する構成に比べて大きい。ま た、並列処理プログラムP1~P4の実行においてもCP U性能が同じため、並列処理時間のばらつきを考慮して いないので、CPU資源の無駄が生じる。この現象は、 逐次処理の処理時間が長いほど、又、並列処理時間のば らつきが大きいほど顕著になる。

> 20 (【0030】尚、上記実施の形態では、高速1台、低速 複数台としたが、高速2台以上の例での配分例へも拡張 できる。また、低速複数台は同一機構又は同一構成とし - たが、そうでない例もあり、そうした能力に応じた割り 付けを行ってもよい。また、逐次を高速、並列を低速に 割り当てるものとしたが、低速と高速との区分をせず に、逐次を1台、並列を残りのものに割り当てる如きや り方もある。

[0031]

【発明の効果】本発明によれば、従来の逐次型言語のプ ログラムをそのまま使用してプロセス間の並列処理を容 易に実現し、逐次処理と並列処理が混在するプログラム を高速プロセッサと並列処理用の複数プロセッサの2種 類のハード資源に有効に配分でき、トータルとして効率 的なマルチプロセッサシステムができるという効果があ

【図面の簡単な説明】

【図1】本発明のマルチプロセッサシステムの構成例図 である。

【図2】並列動作度作成プログラムの動作を含む計算モ 40 ードのフローチャート図である。

【図3】プロセス実行頻度作成プログラムでの処理フロ 一及びプロセス実行頻度テーブルを示す図である。

【図4】並列動作度テーブル作成プログラムの処理フロ ー例図である。

【図 5 】並列処理可能度テーブル、並列動作度テーブル のデータ例図である。

【図6】プロセス割り付け処理フロー図である。

【図7】プログラム割り付け例図である。

【図8】 CPUへのプログラム割り付け例図である。

【図9】従来例によるプログラム割り付け例図である。

11

【符号の説明】


- 1 高速CPU
- 2、3、4 低速CPU
- 5、6、7、8 キャッシュメモリ
- 9 共通バス
- 10 共有メモリ


*11 処理プログラム


12 並列動作度テーブル作成プログラム

12


- 13 プロセス割り付け判定テーブル
- 14 並列動作度
- 15 プロセス実行頻度作成プログラム
- 16 プロセス実行頻度テーブル







[図5]



מג

An

69

【図6】

